Modul II

Laporan Akhir 1

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Jurnal;

2. Alat dan Bahan

3. Rangkaian Simulasi

4. Prinsip Kerja Rangakian

5. Video Rangkaian

6. Analisa

7. Link Download

1. Jurnal [Kembali]

2. Alat dan Bahan [Kembali]

- Panel DL2203D

- Panel DL2203S

- Panael DL2203C

Module D'Lorenzo

-Jumper

3. Rangkaian Simulasi [Kembali]

4. Prinsip Kerja Rangkaian [Kembali]

    Prinsip kerja rangkaian ini yaitu dengan memvariasikan input dari flip flop dengan mengganti-ganti 7 switch, apakah mati atau hidup. Sesuai dengan table kebenarannya maka output dari masing masing flip flop akan bervariasi juga.

    Rangkaian pada percobaan 1 ini menggunakan JK flip flop dengan PRESET dan CLEAR, dan D flip flop dengan PRESET dan CLEAR. Untuk inputnya adalah switch dengan 7 saklar yang diberi nama B0 – B6 yang dihubungkan dengan VCC. B0 dihubungkan ke CLEAR di kedua flip flop, B1 dihubungkan dengan PRESET di kedua flip flop juga. B2 dihubungkan dengan J pada JK flip flop. B3 dihubungkan dengan CLOCK (yang aktif pada fall time) pada JK flip flop. B4 dihubungkan dengan K pada JK flip flop. B5 dihubungkan dengan D pada D flip flop. B6 dihubungkan dengan CLOCK (yang aktif pada rise time) pada D flip flop. JK flip flop memiliki 2 output yaitu Q dan Q’, begitu juga dengan D flip flop juga memiliki 2 output yaitu Q dan Q’. Setiap output dihubungkan dengan logic probe sebagai penanda adanya keluaran dari masing masing flip flop. Pada percobaan ke-1 variasi ke-1 dengan kondisi B0(R)=0, B1(S)=1, B2(J)=don't care, B3(CLK)=don't care, B4(K)=don't care, B5(D)=don't care, dan B6(CLK)=don't care didapat output pada JK flip-flop Q=0 dan Q'=1 dan D flip-flop Q=0 dan Q'=1. Hal ini dikarenakan karena nilai pada input kaki RS tidak sama sehingga RS flip-flop yang aktif sedangkan D flip-flop dan JK-flip-flop tidak aktif sehingga output yang keluar sesuai tabel kebenaran RS flip-flop Q=0 dan Q' = 1

5. Video Rangkaian [Kembali]

6. Analisa [Kembali]

Percobaan 1

1. Bagaimana jika B0 dan B1 sama sama diberi logika 0, apa yang terjadi pada rangkaian

Jawab:

Berdasarkan pada percobaan yang telah dilakukan, ketika B0= 0 dan B1=0, maka output yang dihasilkan output berlogika sama sesuai dengan percobaan sebelumnya, dikarenakan sebagai kondisi tetap  atau output tanpa perubahan sesuai dengan tabel kebenaran

2. Bagaimana jika B3 diputuskan/tidak dibubungkan pada rangkaian apa yang terjadi pada rangkaian

Jawab:z

Berdasarkan percobaan yang telah dilakukan, ketika B3 yang merupakan clock diputuskan atau tidak dihubungkan pada rangkaian maka hal ini akan mengakibatkan J dan K tidak berfungsi meskipun R dan S  nya tidak aktif, apapun yang dilakukan pada J dan K tidak akan berpengaruh pada output yang dihasilkan. Karena J dan K ini tergantung pada terdapat clock atau tidak

3.  Jelaskan apa yang dimaksud kondisi toggle, kondisi not change, dan kondisi terlarang pada Flip-Flop!

Jawab:

• Kondisi Toggle

Kondisi ini terjadi ketika input J=1 dan K=1, hal ini dapat dilihat pada percobaan 1 no 7 dimana output yang dihasilkan berubah ubah kondisi,output yang berubah-ubah inilah yang disebut toggle

• Kondisi Not Change

Kondisi ini terjad ketika input masukkan sama-sama berlogika 0, dimana output yang dihasilkan akan sesuai dengan output pada percobaan sebelumnya. Hal inilah yang disebut sebagai kondisi tetap atau output tanpa perubahan/not change

• Kondisi Terlarang

Kondisi ini terjadi ketika input masukkan sama-sama berlogika 1 atau pada percobaan dapat dilihat pada percobaan1 no 3 dimana dihasilkan output Q=1 dan Q`=1, kondisi inilah yang disebut kondisi terlarang dimana kondisi ini harus dihindari agar alat tidak rusak.

7. Link Download [Kembali]

Download html Klik disini

Download File Rangkaian Klik disini

Download Video Simulasi Klik Disini

Download datasheet D flip flop Klik Disini 

Download datasheet JK flip flop Klik Disini 

Download datasheet SW SPDT Klik Disini 

Download datasheet logicprobe Klik Disini